微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 菜鸟级问题:verlog数字前面加#是什么意思

菜鸟级问题:verlog数字前面加#是什么意思

时间:10-02 整理:3721RD 点击:
比如这样的语句:
inter <= #1 32'd0;
教科书上没有说啊。

延时

    2#正解
   延时只适用于仿真,是不可综合的

谢谢了,实在很不好意思,这种问题也拿出来问

延时1时间单位

表示延时。



    先计算右边表达式,延时一个单位时间后再赋值吧!应该是这样。

在做仿真的时候,需要延时几个时间单位时用

但請注意運用某些IP是需要delay  否則無法sim

仿真延时~ 单位为timescale中定义

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top