微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问下数字电路设计时,输入端口需不需要加上拉电阻?

请问下数字电路设计时,输入端口需不需要加上拉电阻?

时间:10-02 整理:3721RD 点击:
在数字电路设计中,如果没有特殊说明,对IO端口进行包端口时需要加上拉电阻吗?还是不进行任何处理?谢谢!

加上拉相当于接到了电源。

要是不加上下拉电阻的话,电路应用时悬空脚会不会出现不定态呀?

选用一般的IOPad就可以了,某些控制信号可以使用带有上下拉的IOPad,一般具体问题具体分析了

那再问下,加了上拉电阻后测试漏电流就不对了,是吧?
做个电路,做之前没有特殊说明,然后设计时在IO端口上加了上拉电阻,结果电路流片出来后要测试电路漏电流,测出来很大很大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top