vcs仿真求助

大家好，我想把altera的quartus中的verilog库添加到vcs中，进行功能仿真。我是直接把quartus中的altera_mf.v文件放到了一个vcs的一个sim_lib文件夹中，然后利用+libexe.v 进行库扩展，在编译的文件中，我也添加了altera_mf.v文件，但是仿真的结果还是显示出库没能添加正确，请问大家一般在添加（扩展）vcs库时是怎么添加的，，最好能提供一个quartus库添加进vcs的例子，，谢谢各位！

做fpga的用什么vcs啊，没见过这么用干的

没记错的话好像是这样写的：
-y sim_lib
+libexe+.v
应该不需要直接加库文件altera_mf.v的。

    Right！