微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > MMCM时钟管理

MMCM时钟管理

时间:10-02 整理:3721RD 点击:
请问有哪位大虾用过V6系列的MMCM核吗?我想输出0,90,180,270四个相位的时钟,可是貌似一个核只能做一个相位移位的输出,请问这是怎么回事?难道让我用精确相位调整的几个管脚才能满足要求吗?求指点

不对啊,在MMCM的生成向导里,第二步,设置输出信号频率的时候,后面有一列是“phase”这个可以设定相位的。

可以有多路输出,每一路的相位可以调整。



   你好,是可以设置Phase,但是仿真时发现只有前面两组clk0和clk1可以输出想要的相位调整,可是如果我想输出六路都是经过相位调整的时钟,就不可以,比如说都设置成移向90度,就不行,请问你有试过吗?谢谢



    请问你有试过前仿后方和后仿吗?你用的是ISE12点几?



    你要看他PLL的输出原理的,它内部只有一个VCO,可以将频率倍增上去。实际上CLK0~CLK7互相之间都是根据同一个VCO经过分频器之后得到的时钟,比如说你要同时25M和33M,那么VCO的频率至少是25和33之间的公倍数。所以输出时钟就是这个VCO的分频。
    所以你想调整每个时钟的相位就要分析你采用的总体时钟方案了。根据它PLL的这个特性来修改你的设计。

据说V6问题多多。



    谢谢您,学习啦,后来我也分析手册上的原理图,自己将设计进行修改啦,真的很感谢大侠啊这个和DCM确实有一定的区别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top