微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在 timequest 中 怎么设置 not a clock?

在 timequest 中 怎么设置 not a clock?

时间:10-02 整理:3721RD 点击:
在quartus 中使用timequest 做约束出现
Warning: Node: signal1 was determined to be a clock but was found without an associated clock assignment.
在classic assignment editor 中的设置signal1 not a clock 可以没有warning,在timequest中怎么设置啊?



    这个……从告警中来看,应该是代码中把signal1当作时钟来用过的,如果本来就不需要分析这个时钟,无视告警就好
    你可以看时序分析结束的报告中,report clock一项

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top