微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于Design Compiler的白痴问题

关于Design Compiler的白痴问题

时间:10-02 整理:3721RD 点击:
#analyze -format verilog $rte1_base/sram.v
请问:$表示的是什么路径?

那个路径应该是自己设置的,你看下脚本前面的变量设置,set  rte1_base



    非常感谢。

用echo printvar也可以看

echo $rte1_base

用echo printvar也可以看

用echo printvar也可以看

studying !

谢谢分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top