ise中如何约束clk到非时钟pin

时间：10-02 整理：3721RD 点击：

我是用syplify综合的，在fit是总是提示
Cpld:6 - Cannot assign GCK Pin i_clk to Pin 50 (FB7_2). This pin does not
support the functionality of that signal.
如果是用XST综合的就没有问题，大家看看能不能帮忙解决啊。

上一篇：systemverilog 如何编写时钟
下一篇：讨论一个基础问题begin-end

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类