微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家看看这道体怎么做 intel笔试

大家看看这道体怎么做 intel笔试

时间:10-02 整理:3721RD 点击:


3+1+7+1-2-3-2=5

可不可以详细的解释一下呢

8=3+1+7+1-2-2
考虑锁相环的作用


应该考虑
你是对的.PLL的输出和输入相位应该相等

题目问的是什么意思啊?是建立时间余量,好像不是

十分有用,感谢!

很感谢,还在学习中

问题表述不全,无法回答



    可以解释一下为什么这么做吗?

学习了。从来没考虑过锁相环的影响。

求大神给一下其他题目的答案,万分感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top