上次问的不够详细，关于LINT-1的综合问题。

时间：10-02 整理：3721RD 点击：

link以后，check_design的warning是：
Warning: In design 'shift', cell 'B_4' does not drive any nets. (LINT-1)
Warning: In design 'shift', cell 'B_5' does not drive any nets. (LINT-1)
Warning: In design 'shift', cell 'B_6' does not drive any nets. (LINT-1)
Warning: In design 'shift', cell 'B_7' does not drive any nets. (LINT-1)
Warning: In design 'shift', cell 'B_8' does not drive any nets. (LINT-1)
Warning: In design 'shift', cell 'B_9' does not drive any nets. (LINT-1)
link以后，未编译，直接输出的网表是，oZ[15:0]是输出,N20是综合工具自动增加的wire
  GTECH_NOT I_3 ( .A(oZ[15]), .Z(N20) );
  GTECH_BUF B_4 ( .A(oZ[15]) );
  GTECH_BUF B_5 ( .A(N20) );
  GTECH_BUF B_6 ( .A(oZ[15]) );
  GTECH_BUF B_7 ( .A(N20) );
  GTECH_BUF B_8 ( .A(oZ[15]) );
  GTECH_BUF B_9 ( .A(N20) );
我要问的是DC综合工具为什么会插入这些重复的buffer（B_4到B_9）,而且这些buf只是填了输入，而没有填输出，何解?
虚心求教。

小编这个问题解决了吗

上一篇：跪求高手指导二维DCT的verilog程序问题，帮帮我，让我顺利毕业吧～～
下一篇：多时钟信号的处理

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类