想问一下使用synplify的朋友？

我也想知道。

同问，等待高手

应该没有，那是MAP/PAR过程才会做的事情。
对综合这一级别，应不需要考虑这样的事吧?对于时钟频率设置，多周期设置，假路径设置约束应有效果，对于input, output delay我觉得都作用不太大（最好还是加上）

    因为之前看DC的书的时候，DC是会估计一下线延时的，虽然不准确，但是书上写有这样的算法，
所以我想，synplify会不会有类似的算法，这样看来，有和没有，都是不太准确的。