请问quartus中怎么将设计打平（flatten the hierarchy）

时间：10-02 整理：3721RD 点击：

大家好有个问题请教下，
我用的是quartus10.1. 想对面积进行优化，打平层次结构，看到书上说的是在 Assignment editor中设置，选择assignment name为 preserve Hierarchical boundary 将其值设为off；但我在assignment name中一直找不到preserve Hierarchical boundary 这个选项；
想请教下大家这个打平该怎么弄

上一篇：求助：用布图前的.sdf文件和.v网标文件仿真属于后仿真吗？
下一篇：想问一下使用synplify的朋友？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器