微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx 的BUFGMUX输出为'0'?

xilinx 的BUFGMUX输出为'0'?

时间:10-02 整理:3721RD 点击:
我的BUFGMUX的两个输入时钟都有(单独引出来都能用示波器测到),但是经过BUFGMUX做选择后输出就一直为低电平!不知道大家遇没遇到过这种情况?

看看选择信号吧,输入时钟没问题,那就一定是选择信号S的问题了,看看吧。S是不能任意跳转的。具体你可以参考data-sheet

lz怎么测的?

这个不好定位吗


?

我把输入的时钟单独引出来都有输出的!选择线不是0就是1了,而且是经过内部控制信号产生的,不是直接的输入信号!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top