微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样将一个24位宽的数据利用上升和下降沿分成12位输出?

怎样将一个24位宽的数据利用上升和下降沿分成12位输出?

时间:10-02 整理:3721RD 点击:
怎样将一个24位宽的数据利用输入时钟的上升和下降沿将数据分成12位输出?



   quartusII IPcore里边有个IO,你找找。用的是DDR

感觉最好首先将时钟二倍频,在利用上升沿或者下降沿进行采样得到。

quartus里面是有个模块可以的,也可以自己写移位寄存器

   嗯,感觉如果两个时钟沿都用的话布线以后的速度不会很高。

即使ddr也是要倍频时钟的吧

同意三楼,一般的时钟只能满足上升沿比较好的特性,所以做好倍频。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top