微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus中如何进行增量编译

quartus中如何进行增量编译

时间:10-02 整理:3721RD 点击:
小弟,研究了一段时间,但是还是有很多不太明白,身边也没人懂这个东西,网上资料都不是很详细,所以想请教有哪位大侠用过,能不能传授点经验,最好是应用过程,尽量详细点。!

自己顶一个!

其实没啥用,该慢还是慢。

LZ,麻烦你能不能将增量编译过程描述一下,如能给帮助,真是万分感谢!谢谢!

继续顶起!

我用了六年这个incremental
感觉没啥用啊,不如多买几根内存或者换个服务器来跑。

还是顶起!

支持一下吧! 萬分感謝!

新建一个工程,似乎增量编译时默认打开的,我每次都手动关上

有个选项勾上就行!



    你用的是增量编译中的一种,应该是smart compile 。还有一种是分割法。

这个要结合logiclock来用,主要不是提高速度,还是为了保证原来的效果

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top