modelsim仿真出现了sim_gate_lock_device_behavior？

时间：10-02 整理：3721RD 点击：

read_one_word/PLL.vo(211): Unresolved reference to 'sim_gate_lock_device_behavior' in \altpll_component|pll\.sim_gate_lock_device_behavior.
在quartus中调用了PLL，然后将生成.vo文件加载到modelsim中仿真结果就报了一个上面的错误。
不知道有谁有遇到过，请问为什么会出现这个错误，怎么改?

重新定制一个 pll 试试啊~

上一篇：xilinx中map是什么？
下一篇：Xilinx(天津)技术研讨会报名

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器