xilinx中map是什么？

就是将综合后的网表映射成器件能使用的基本库，如lut，dff之类的。

在 Atera Quartus II 中， 合成的過程亦教 Map 。

   Map能不能更改网表的连接关系，能不能删除某些连接关系?

map是自动程序，你要删除连接关系的话，需要使用工具中对应的子工具去进行，xilinx的话好像是叫planhead吧。

    当然可以直接修改map后的网表了，不过一般网表规模很大，手工改的话极易出错。