微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在ise10.1中怎样创建约束文件?

在ise10.1中怎样创建约束文件?

时间:10-02 整理:3721RD 点击:
看了好多资料上面都是这样说的:1,新建一个源文件,在代码类型中选择Implementation Constraints File(这步还能实现);2,在工程管理区中,将Source for设置为Synthesis/Implementation,并用鼠标选中约束文件,然后双击过程管理区中User Constrains 下的Edit Constraints(Text)就可以打开;这一步出现问题了,我只看见Source for 中有三个选项Implementation ,Behavioral Simulation和Post_Router Simulation,并没有Synthesis/Implementation而且我也看不到约束文件在什么位置,但是我在User Constraints中能看到我建立的.ucf文件! 请高手不惜赐教,在此谢过!

自己手写,就和你写verilog代码一样,也和verilog一样加进去

Synthesis/Implementation选项就是Implementation选项。
双击Edit Constraints(Text)后,手动写约束



    111111111111111111111111111111111

搭车同问。
Project新建好之后就会有一个{Project-name}.ucf文件,是不是在里面写Pin assignment 和 timing constraints就行了呢?设置约束还有其他方法吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top