关于matlab和altera的dspbuilder设计滤波器的问题

时间：10-02 整理：3721RD 点击：

请问谁做过潘松现代dsp课件中讲的fir滤波器设计的例子，我按照步骤做完后，在生成hdl代码的时候，出现了这样的错误，是什么原因引起的，请告知。谢谢！
Error reported by S-function 'sGeneric' in 'fir32/Parallel Adder Subtractor':
Could not infer a type for port fir32/Parallel Adder Subtractor:data.

上一篇：HDL的matlab定点化算法仿真怎么做？
下一篇：Altera DDR2的IP使用问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器