模块多了，怎么编好顶层的控制模块

今天看了书上的RISC CPU，看了很久，因为模块多，所以很考验模块之间的逻辑关系，所以顶层控制模块的编写就特别重要，请教各位大牛，如何编好顶层模块，如何才能把握好各模块之间的逻辑关系，画状态图有用吗?

顶层模块是你整个架构的体现，逻辑关系是靠你模块划分来获得的，而不是从顶层获得的

顶层就是对各个子模块的调用
我的顶层很少写逻辑电路，全是底层模块的例化
至于模块划分，就靠你自己了

谢谢大家的回答

顶层一般不写逻辑，或者只写较为简单的逻辑，至于各模块之间的逻辑关系可以先画好框图再写代码