微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 可能是亚稳态的问题

可能是亚稳态的问题

时间:10-02 整理:3721RD 点击:
我有一个比较大的模块,当我用精简版的时候,也就是单时钟的时候,能正常工作
可当我用全部代码时,里面有多时钟,实际的结果就跟仿真的结果完全不一样了
请问一下这大概是什么原因以及他的解决方法
谢谢

可能是亚稳态的问题
可能是不同时钟域没有同不好造成的,也就是可能进入了亚稳定状态。
解决办法很简单,就是对于不同时钟域之间一定要采用双同步.

可能是亚稳态的问题
后仿真,仔细比较前后不一致的地方,找出原因。

可能是亚稳态的问题
请问后仿真 ,前仿真到底是怎么区分的, 用MAXPULS不就只有一个仿真吗

可能是亚稳态的问题
ALTERA的东东,后仿真叫时序仿真 ,前仿真叫功能仿真。

可能是亚稳态的问题
前仿真一般是看不出亚稳态的,除非你自己加入了检测建立保持时间的代码。
maxplus里面默认的是时序仿真,也就是相当于后仿真的一个东西。如果你怀疑是亚稳态问题,可以看下仿真时候的报告,如果很多建立保持时间的问题,就很有可能了。

可能是亚稳态的问题
没用过maxplus。

可能是亚稳态的问题
多个时钟的话要多加考虑,尤其时钟之间没什么倍数关系。

可能是亚稳态的问题
谢谢各位,不过还是不明白
功能仿真也不是要通过时序关系来验证功能的正确吗
那为什么还要说是功能仿真

可能是亚稳态的问题
功能仿真没有延时信息

前仿真只管功能是否正确,时钟都是理想的时钟。所有的logic、DFF都是理想的状态没有延迟的。后仿真就是需要考虑这些状况的情况下,再去看功能是否还是正确的。所以前仿真正确的时候,后仿真有可能就会出现问题啦。

这位仁兄正解。
但是看RTL找出问题才是“王道”。
如果能在设计时就考虑到,那才算合格。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top