chipscope核的问题-急切等待答案！
时间：10-02
整理：3721RD
点击：
近日在做实验时遇到这样的问题，在ISE工程中如果使用chipscope核的xco文件进行综合实现不会出问题，如果使用v文件就出现错误。导入到EDk工程中总是出错的。错误提示见下面：
NgdBuild:604 - logical block 'burst_fiber_source_0/burst_fiber_source_0/USER_LOGIC_I/my_vio0' with type 'my_vio' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'my_vio' is not supported in target 'spartan6'.
在xilinx官网上查看说有可能是软件安装路径有问题，我的文件安装路径是：D:\Xilinx\12.1\ISE_DS
请问这样的安装路径会有问题吗? 有哪位高手帮忙解决一下，不甚感激！
NgdBuild:604 - logical block 'burst_fiber_source_0/burst_fiber_source_0/USER_LOGIC_I/my_vio0' with type 'my_vio' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'my_vio' is not supported in target 'spartan6'.
在xilinx官网上查看说有可能是软件安装路径有问题，我的文件安装路径是：D:\Xilinx\12.1\ISE_DS
请问这样的安装路径会有问题吗? 有哪位高手帮忙解决一下，不甚感激！
v文件是用來仿真的，綜合會成為black-box，所以會有這個問題。
ngc不对
如你所说，那在EDK里面，还是要用v文件的啊，而且在ISE里综合实现时，也并不是总是出错，偶尔也会正确的，这又该怎么解释呢?
你需要把一个chipscope相关的NGC放在工程目录下.
多檢查綜合報告吧，不同的項目錯誤可能不一樣，綜合報告應該會有所發現，我之前遇到的就是因為black-box掉了。