微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于布局布线

关于布局布线

时间:10-02 整理:3721RD 点击:
用ISE10.1 Place&Route 后,出现如下警告:
WARNING:Route:455-CLK Net:clk_200m may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template.
若不管它进行后仿,就会出现:
WARNING:Anno:67-NCD is not completely routed,some delays may be inaccurate.
并且后仿的结果也会出现错误的杂乱数据。
有谁知道是哪的问题吗?

线没有routed 好?

你用的是差分时吧

    对,用到差分了,这个现象正常吗?

差分的脚不是你想锁定在哪里就能锁定在哪里的

领教了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top