为什么我的DC不认`ifdef

USE:
ex.
analyze -f verilog -work MY_LIB ${VERILOG_SRC}

能讲得具体点么?
我是这样弄的：
define_design_lib WORK -path "work"
analyze -liberary WORK -f verilog  {xx.v xx.v xx.v}
报错：Error: Undefined macro `ifdef at or near token '`ifdef'
2# spikeyen

dfsfdsfds

dc2000还不支持verilog2000，不会吧

Verilog-1995 supports limited conditionalcompilation
  : `ifdef, `else, `endif and `undef compiler directives
Verilog-2001 adds more extensive conditional compilation control
New directives: `ifndef and `elsif
ex.
analyze -f verilog -work MY_LIB  chip_define.h
analyze -f verilog -work MY_LIB {trim_test_macro.v}
//////////////////////////////////////////////////////
chip_define.h
`define USE_OSC_MUX
//////////////////////////////////////////
`ifdef  USE_OSC_MUX

Good Luck ！

弱问：有verilog 2000?
我只听过verilog 95，verilog 2001，还有一个不是很大变化的verilog 2005

学习了

看看。

没用过，纯学习的路过