微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 判断一个数能否被3整除

判断一个数能否被3整除

时间:10-02 整理:3721RD 点击:
输入是一个8bit的无符号数,如果能被3或5整除,输出一个strobe.
不能用模运算。用RTL实现,占用的资源要少。
有兴趣的可以参考我的另一篇帖子:http://bbs.eetop.cn/thread-269775-1-1.html

lz你自问自答啊



    呵呵。算是吧。

什么嘛

交流。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top