我vhdl刚入门，是不是就要改学verilog啦？

我vhdl刚入门，是不是就要改学verilog啦?
最好用verilog,做asic的主流是verilog
verilog比vhdl更好学，好理解，好用。从vhdl转道verilog差不多两个星期就可以了。

我vhdl刚入门，是不是就要改学verilog啦?
只要学好一种就可以了，没有必要转

我vhdl刚入门，是不是就要改学verilog啦?
我同意楼上的看法.其实只要学好一种就可以了.

我vhdl刚入门，是不是就要改学verilog啦?
如果刚入门学最好学用verilog HDL,对于设计fpga/cpld无所谓，但是要知道asic设计大多用的是verilog HDL.

我vhdl刚入门，是不是就要改学verilog啦?
我认为VHDL挺好的。

我vhdl刚入门，是不是就要改学verilog啦?
用什么学什么，其实只是一种工具而已。如同中国人学英语很难，英国人学汉语也不容易。

我vhdl刚入门，是不是就要改学verilog啦?
呵呵,我刚刚从verilog转VHDL,不是语言的问题,而是工具支持后者要好一点.
硬件基础好的看verilog,有软件背景的VHDL好理解

我vhdl刚入门，是不是就要改学verilog啦?
高山流水,你好！综合电子论坛的DSP版的小编也叫“高山流水”，是不是就是你啊?

我vhdl刚入门，是不是就要改学verilog啦?
现在我也有这种迷惑，到底是那个更适合我自己一些，看了各位大侠的高建，觉的Verilog更适合我一些，但是各位大侠能否介绍一两本比较经典的verilog入门的书呢?

硬件描述语言  verilog hdl
清华大学出版社

我vhdl刚入门，是不是就要改学verilog啦?
第四版

我vhdl刚入门，是不是就要改学verilog啦?
哪里有下载的啊，小编?

我vhdl刚入门，是不是就要改学verilog啦?
这个不晓得。我刚刚买了一本。

我vhdl刚入门，是不是就要改学verilog啦?
verilog HDL 硬件描述语言(第二版) J.Bhasker 也还不错！

我vhdl刚入门，是不是就要改学verilog啦?
vhdl挺好的，我一直用它

我vhdl刚入门，是不是就要改学verilog啦?
高山流水就是高山流水：）

我vhdl刚入门，是不是就要改学verilog啦?
[这个贴子最后由独孤傲在 2003/08/01 08:25am 第 1 次编辑]
呵呵！

我vhdl刚入门，是不是就要改学verilog啦?
我觉得VHDL语言挺好的啊
不过学起来还是不是太容易
加油吧

我vhdl刚入门，是不是就要改学verilog啦?
verilog very good

真的?
那我学起来就更有信心了。
呵呵

我vhdl刚入门，是不是就要改学verilog啦?
verilog is very good

我vhdl刚入门，是不是就要改学verilog啦?
OK！good good study！

我vhdl刚入门，是不是就要改学verilog啦?
day day up

我vhdl刚入门，是不是就要改学verilog啦?
台湾人编的一本VHDL的书(科学出版社出版)挺好的,里面有大量的例子,其实在实际做FPGA中,core用的挺多的,在国内VHDL学习的书籍更多一点,适合初学,学好了一种就行！

我vhdl刚入门，是不是就要改学verilog啦?
In simulation, verilog is at least twice faster than VHDL. VHDL is good for code re-use, for example, the testbench can be written in VHDL

我vhdl刚入门，是不是就要改学verilog啦?
应该是支持verilog的工具更多吧?很多ASIC设计公司都用verilog，
但当然，学校用VHDL的很多。

我vhdl刚入门，是不是就要改学verilog啦?
刚入门Verilog比较容易上手

学习...

都一样的其实