微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:Cadence混合仿真出错

求助:Cadence混合仿真出错

时间:10-02 整理:3721RD 点击:
各位大侠:
  我在Cadence下做spectreVerilog混合仿真,但出现Error:problem encountered while executing verilog,但我查了一下,我的版本的verilog已经装好了的,$verilog a.v也是正常的,怎么解决啊?

代码没问题?

2# windl32 代码是没有问题的,因为我把仿真保存为oceanscript,然后在ocean里跑,结果能跑,就是直接在面板跑不了。

可能是接口有问题。GUI用的版本可能不一样。可能有些兼容性不好。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top