微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于VHDL乘除法实现的问题

关于VHDL乘除法实现的问题

时间:10-02 整理:3721RD 点击:
在编程中能不能直接用乘法和除法运算符,如果能的话,能不能在一个时钟周期内完成,能不能放在检测时钟边沿的条件句里?在QUARTUS里试用了一下,乘除好像都能用,但有的文章说不能直接用,那是不是乘法、除法都得自己编程解决?

在库的位置加入  std_logic_arith.all 这个库

在FPGA中是不是有专门的乘法器和除法器,在综合的时候会自动嵌入?

在一部分FPGA芯片内部是有专用的硬件乘法器的,此时综合的时候编译器会自动调用的。具体用法请参考芯片的datasheet

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top