如何保护自己写的源代码

最近在学习FPGA的编程，还是新手，但是有些问题不知该如何解决，请大牛解疑。
在一个大型项目里面，会有很多人编写源代码，每个人都编写不同的部分。现在的问题是，我们属于不同的公司，我只负责编写其中的一部分功能，我如何才能保护我编写的源代码呢，我希望能做到别人只看到我编写模块的输入输出接口，但是里面具体是怎么实现的对他们来说就是个黑匣子，他们能够把这个黑匣子加入到他们的项目里面去。
就是要实现像xillinx提供core一样，只有接口，没有内容，但是却能使用。

你们老板对这个问题比你着急，觉得你不需要操心

暂时没有这个需求

也考虑过这个东西，但是没有实践过。xilinx好像有个ip制作的工具。altera听人说是可以只给出网表。具体怎么做我也没试过。你可以搜搜资料。

提交NGC文件就好了

综合就好了

6# totti10 具体怎么综合啊?

写一个空文件就行了，只有端口定义，然后把你的源文件编译出NGC文件，两个文件一起提交给别人就可以使用了

谢谢大家了，LS的基本正解，但是有些补充，就是在写空文件的时候，要指明这是个blackbox，否则synplify会进行优化的。

同意，呵呵！

网表就可以了，呵呵

加密进行  对需要保密的那一段代码进行加密工作   又很多种加密手段
生成的加密文件可以运行 但是就是代码全是乱码  只留下端口信息

仿真的时候是可以编译成一个黑盒子，看不到源代码，但是fpga综合似乎没办法

用DC综合成GTECH版本，这种格式可以进行仿真（需要gtech库），DC可以再综合，FPGA也可以再综合的。

现在搞芯片解密的太多了啊

不错不错，学习了

嗯 这个很有用~ 标记一下~