微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 直接用时钟信号计数和分频后计数的电路结构有什么差别吗?

直接用时钟信号计数和分频后计数的电路结构有什么差别吗?

时间:10-02 整理:3721RD 点击:
直接用时钟信号计数和分频后计数的电路结构有什么差别吗?性能上又有什么差别呢?

分频后是指对该时钟进行分频吗?那就是时钟的输入部分有差别吧,其他应该没影响呀。不知道你表达的意思是什么?是想说计数器分频和专门的分频器分频的结果比较吗?

当然有不一样。直接计数,计数的基准时钟为原始时钟,分频后的计数,是分频后的时钟。它们实现的结果占据的逻辑资源数不一样。有时候资源比较紧的时候,可以考虑分频后的时钟进行过计数

主要还是时序和资源上有区别

嗯,电路结构肯定是有区别的,至于性能,那就看你的分频器做得如何,以及你的设计对时钟各种属性的要求到什么程度了,比如毛刺,相位,偏移量等。

学习了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top