微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 做DC综合的时候,如何调用DW里面的乘法器啊

做DC综合的时候,如何调用DW里面的乘法器啊

时间:10-02 整理:3721RD 点击:
做DC综合的时候,如何调用DW里面的乘法器啊
我想调用32*32位的乘法器,如果不是流水线结构的话,延时会很大,怎么调用DW里的流水线乘法器,是不是直接在源代码Verilog文件中直接例化啊?
谢谢各位大虾

可以直接例化,工具也会帮你自动优化map的,可能需要dw的license

在库中有才行

建议你直接使用乘法符号'*'
如果是有符号数乘法,请将数字先转换成$sign有符号数,然后再进行乘法符号运算。
DC会帮你自动使用DesignWare来做优化的。

我的问题是对乘法器的位数有要求吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top