冰天雪地十万火急,拨玛开关简单程序,,,急的吃饭不下

我领导要求是
00000000    不分
00000001     2分
00000010     4分
00000011     6分
00000100     8分
00000101     10
00000110     12
00000111     14
00001000     16
依次类推
看有好办法不?

我自己写了一个
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY  FRE_div1  IS
PORT
   (CLK : IN STD_LOGIC;
    D     : IN  STD_LOGIC_VECTOR(7 DOWNTO 0);
    H     : OUT STD_LOGIC
   );
END ENTITY;
ARCHITECTURE ARCH_FRE_div1 OF FRE_div1 IS
SIGNAL CLK_OUT : STD_LOGIC;
BEGIN
PROCESS(CLK)
BEGIN
  IF (D=X"00") THEN
   H<=CLK;
  ELSE
   H<=CLK_OUT;
  END IF;
END PROCESS;
PROCESS(CLK)
VARIABLE CNT,CNT1 : INTEGER RANGE 0 TO 2000;
BEGIN
IF CLK'EVENT AND CLK='1' THEN
   IF (Cnt=0) THEN
      Cnt:=(2*CONV_INTEGER(D)-1);
     Clk_OUT<='1';
   ELSE
     Cnt:=Cnt-1;
     Clk_OUT<='0';
   END IF;
END IF;
END PROCESS;
END ARCH_FRE_div1;
在ISE中编译过了防真过不了,,哪个详细解答下.,...

ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 68: Illegal identifier : _period
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 70: Illegal identifier : _process
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 73: Illegal identifier : _period
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 75: Illegal identifier : _period
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 85: Illegal identifier : _period
Analyzing VHDL file "D:/pyytszy/pyyy/netgen/fit/FRE_div1_timesim.vhd" into library work
Analyzing VHDL file "D:/pyytszy/pyyy/pppp.vhd" into library work
ERROR:HDLCompiler:806 - "D:/pyytszy/pyyy/pppp.vhd" Line 68: Syntax error near constant.
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 68: Illegal identifier : _period
VHDL file D:/pyytszy/pyyy/pppp.vhd ignored due to errors
ERROR:HDLCompiler:841 - "D:/pyytszy/pyyy/pppp.vhd" Line 68: Expecting type  void for <ns>.
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 70: Illegal identifier : _process
ERROR:HDLCompiler:806 - "D:/pyytszy/pyyy/pppp.vhd" Line 72: Syntax error near <.
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 73: Illegal identifier : _period
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 75: Illegal identifier : _period
ERROR:HDLCompiler:806 - "D:/pyytszy/pyyy/pppp.vhd" Line 85: Syntax error near <.
ERROR:HDLCompiler:488 - "D:/pyytszy/pyyy/pppp.vhd" Line 85: Illegal identifier : _period
ERROR:HDLCompiler:854 - "D:/pyytszy/pyyy/pppp.vhd" Line 36: Unit <behavior> ignored due to previous errors.
防真老报错误

VHDL不是很懂。但是verilog里面在进程里是不允许用“=”，这样是无法综合的。
你那个在进程中用“：=”估计也是不行的，没法综合。
建议LZ去好好学学VHDL基本概念，特别是阻塞，非阻塞语句的区别。

DDDDDDDDDDDDDDDDD

偶分。计数到设定值，输出时钟取反就ok。

wycawyc   帮忙写个完整的可以防真过的好不?/VHDL

DDDDDDDDDDDDDD

我这里没有ise。也不了解你那里具体的情况。你的第二个process 改一下就好。不要用variable。用std_logic 或者signal。计数，比较，取反，就行了。
而且。你的错误提示。根本就不是这个文件的。是那个pppp.vhd的。

我这里没有ise。也不了解你那里具体的情况。你的第二个process 改一下就好。不要用variable。用std_logic 或者signal。计数，比较，取反，就行了。
而且。你的错误提示。根本就不是这个文件的。是那个pppp.vhd的。

要不你帮我修改下,,,完整的程序,,我入门,,怕走弯路

或者用VHDL帮我
我领导要求是
00000000    不分
00000001     2分
00000010     4分
00000011     6分
00000100     8分
00000101     10
00000110     12
00000111     14
00001000     16
依次类推

十万着急,,,失业在即

别老想着别人帮你做。所有学fpga的都是从写触发器，计数器这些基本电路开始的。这些基础的你都不想做。趁早转行吧。

但是我是自学,,难度大,,可以帮我写个完整的不?要求也不难,,就我第一个帖子那个要求

你还没搞定啊

路都指点好了，还不走。..

14# MOSFET

那天帮他写了个Verilog的程序，结果他仿真不来。这么几天了，看书自己做估计都没啥问题了