encounter 调用模块问题（十万火急，救命呀）

时间：10-02 整理：3721RD 点击：

一个veritop模块，diff和veriAC_AB两个底层模块。

我想用encounter分别对diff和veri模块进行布局布线，然后veritop模块再以类似stardardcell形式调用。
问题来了：
我对diff和veriAC_AB模块布局布线后生成diff.lib, diff.def, veriAC_AB.lib，veriAC_AB.def 。
用abstract进行抽象，可是abstract说我没有电源和地两个端口。（不过还是抽象出diff.lef和veriAC_AB.lef了）第一个问题：怎么加电源和地端口。
最后用encounter对veritop调用diff.lef和veri.lef后，没有像一些书上写的那样。书上如图：书上例子是将右边的三个模块（就像我的diff和veriAC_AB模块）手动移动到core area内部，并且power ring和power stripe会绕过模块，并且对模块内部的电源线进行布线。

和

（书例子）

#####################################################################问题又来了：
而我的设计，diff和veri模块是如下图输入的。显示也如下图，根本没有模块。后来模块是在place standardcell时候出现的（如图），和书上的差距太大了。尤其是电源线，根本就没有（如图）。
第二个问题，怎么配置如书上那样调用模块。介绍几本书最好！谢谢

don't know

上一篇：Verilog HDL 如果没有定义数据类型
下一篇：always结构里面的Count0_out[怎么自动变成敏感变量啊

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

encounter 调用模块问题 （十万火急，救命呀）

encounter 调用模块问题（十万火急，救命呀）