求综合错误原因

时间：10-02 整理：3721RD 点击：

用ISE综合时报如下错误：
Port <clk100> has illegal connections. This port is connected to an input buffer and other components
clk100是我用的系统时钟，作为输入，当然要接input buffer，然而我的工程有很多子模块，当然也要将clk100连到各个component，报这个错究竟是啥意思呢?

你是不是还接了DCM或PLL

同意楼上，接了DCM?

进来的时钟，除了DCM或PLL外，是否经过了IBUFGDS之类的处理?
或者是区域时钟，经过BUFIO再BUFR后，再来驱动区域模块

2# falloutmx 恩，问题解决了，是我的一个模块中调用了个DCM，也就是说我的系统时钟不仅给这个DCM提供输入，还驱动了其它的模块，我吧DCM移到顶层模块后就好了

那综合为什么会报这个错误呢?难道是因为全局时钟通过DCM供时钟和直接连接的延时不一样么?

上一篇：FPGA设计中的一个问题
下一篇：引脚输出并驱动地是不是和地之间导通

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类