FPGA设计中的一个问题
时间：10-02
整理：3721RD
点击：
我最近做一个数据采集处理的系统，用的是采样率为200M的AD芯片，采集后的数据输入FPGA进行FFT运算，可是FFT的时钟不能运行到200M来处理数据，我就用FIFO来缓冲数据，FIFO的一个写时钟是200M而读时钟是100M，请问在Cyclone的芯片中可以实现200M的写时钟吗?如果不行的话，有什么办法可以处理这200M的数据了?
不知道
如果你的FPGA不能工作的那么快，是不是可以考虑在板子上加一个单片机来控制AD，然后写到SRAM里。之后让FPGA从SRAM里面读，然后处理
在做相似的东西，大家相互探讨下
学习下。
CYCLONE 3 勉强可以跑到200M，可以试试看，
平时我们用来跑184M
200M 小意思
不懂啊
没用过那片子，其实没必要AD采那么快吧，你就在FPGA里用100M时钟再采一次呗，100M的精确已经很高了吧