微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > NIOSII问题请教!谢谢!

NIOSII问题请教!谢谢!

时间:10-02 整理:3721RD 点击:
在对定制的CPU,使用modelsim6.2进行仿真时,编译NIOSII系统自己生成的cpu.v文件时,报出语法错误。语法错误如下图所示,请问各位大虾,这是怎么回事,谢谢了!

不懂,友情帮顶

不知道那个0x8b是不是应该改成8'h8b呢?
下面那句就不知道了

没用过model

cpu_0.v是使用NIOS时,定制CPU,系统自动生成的文件,并且打开后并不是VERILOG代码,而是乱码,该文件可能被ALTERA加密了。所以不知道怎么解决图中所报的语法错误,请大侠们帮忙

不明白,期待高手出现

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top