FPGA综合器分析

请教个问题：我做FPGA设计时，前仿真没有问题，综合分析、及静态时序检查都没有问题，但是我做后仿真时，仿真工具检查出了时序违背的问题（某个触发器的建立时间不够）。
   那么请问：综合分析、静态时序分析为什么没有能检查到这个问题，且综合器分析时是基于多少温度情况下的?

建议小编检查一下STA的约束加的对不对。

约束应该设为多少呢?比如时钟的频率应该设为实际时钟的多少倍比较好?

基本是约束的问题

3# ab23com 是多少就约束为多少吧

约束加到高出实际需要的5%左右应该就可以的。