FPGA接收数据时的问题

在做边界扫描控制器的时候，遇到个问题，大概的意思就是：
数据的发送方是“被测芯片”，数据的个数（bit为单位）不确定，接收方就是FPGA，FPGA接过来后是要将数据暂时存放到8bit宽度的FIFO里面。
问题是：在接收数据时，前面的还可以按8bit一次来存到FIFO里面，但到最后一次就很有可能不满足8bit了（就假设最后3bit），即使我存了3bit到FIFO里面，其余填零，但是上位机来读最后这1Byte的时候也无法区分哪几位才是有效的数据，不知道怎么能让上位机知道数据的位数呢?或者能有另外的方法来出来这个问题，谢谢！

这个要看结束标志或者自定的握手信号吧?

既然最后一次的数据时无效的 为何要接收并存储?
二者之间应该是有传输协议的

同意楼上的观点。一般异步通信都有规定的通信协议，发送与接收的数据会有相应的数据格式，建议小编检查一下所使用的通信协议。