微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁来设计usb控制器

谁来设计usb控制器

时间:10-02 整理:3721RD 点击:
rt

[建议]谁来设计usb控制器
等iic做好了再说吧,不急
3个月前我一直在想这个问题的

[建议]谁来设计usb控制器
这个比较复杂,还有模拟电路

[建议]谁来设计usb控制器
模拟电路先不必要设计

[建议]谁来设计usb控制器
做链路层

[建议]谁来设计usb控制器
做过一些ip以后再说吧
难度还是很大的

[建议]谁来设计usb控制器
我以前做过USB,我有兴趣

[建议]谁来设计usb控制器

[建议]谁来设计usb控制器
那好好准备一下吧

[建议]谁来设计usb控制器
呵呵,我正在做usb(sie),支持int,bulk,iso,dma,编写已经完成,(了解transiver,dpll),希望能为论坛做点事

欢迎!

[建议]谁来设计usb控制器
jacky520  :
        你以前做什么,1.1 or 2.0,全支持吗,我很想找人讨论,留下联系方式如何
  我的信箱  hoboysg@sina.com

[建议]谁来设计usb控制器
low speed 和 full speed的都做过,有点久了,不知道还记得多少,
如果需要的话可以交流 jacky_zql@yahoo.com.cn

[建议]谁来设计usb控制器
我现在写dma,需要添加head chunks,没有找到相关资料,你知道同步传输(iso)中的一个包的前三个字节的意义吗,我猜想是第一个是8‘h00  第二三个字节表长度,你认为对吗,这是一个及其关键的部分

[建议]谁来设计usb控制器
to jacky520:
   我的QQ:26663089   可以QQ联系

[建议]谁来设计usb控制器
感觉你对协议的理解有问题,ISO传输包和BULK,INT包除了没有握手响应包外没什么其他区别了,就是令牌包(IN packet/OUT packet)+数据包(DATA0/DATA1 etc.)的结构。
令牌包三个字节定义是通用的,PID(1Byte)+ADDR(7bit)+ENDP(4bit)+CRC5(5bit)
至于DMA实现机制就天马行空了,但总得需要MCU/CPU参与吧。
不太清楚你说的head chunks,是FIFO里面的内容还是在SIE中用到的?

[建议]谁来设计usb控制器

下面引用由hoboyong在 2003/11/27 06:57pm 发表的内容:
我现在写dma,需要添加head chunks,没有找到相关资料,你知道同步传输(iso)中的一个包的前三个字节的意义吗,我猜想是第一个是8‘h00  第二三个字节表长度,你认为对吗,这是一个及其关键的部分


感觉你对协议的理解有问题,ISO传输包和BULK,INT包除了没有握手响应包外没什么其他区别了,就是令牌包(IN packet/OUT packet)+数据包(DATA0/DATA1 etc.)的结构。
令牌包三个字节定义是通用的,PID(1Byte)+ADDR(7bit)+ENDP(4bit)+CRC5(5bit)
至于DMA实现机制就天马行空了,但总得需要MCU/CPU参与吧。
不太清楚你说的head chunks,是FIFO里面的内容还是在SIE中用到的?
phlip PDIUSBD12中关于DMA传输是这样说的,要添加或者删除信息头(head chunks),我以为批量传输中数据象控制传输中数据一样有表示整个传输长度的字节(第一个字节),现在我查的资料中发现批量传输中的数据(除掉sync,pid,crc外)没有这个表示长度的字节,于是~~~~~~~我就更纳闷了,是不是phlip有意作弄人,?好像做DMA的人很少,是不是过时了?


[建议]谁来设计usb控制器
<phlip PDIUSBD12中关于DMA传输是这样说的,要添加或者删除信息头(head chunks),我以为批量传输中数据象控制传输中数据一样有表示整个传输长度的字节(第一个字节),现在我查的资料中发现批量传输中的数据(除掉sync,pid,crc外)没有这个表示长度的字节,于是~~~~~~~我就更纳闷了,是不是phlip有意作弄人,?好像做DMA的人很少,是不是过时了?>
其实对于DMA本身实现机制还是比较简单的,无非是DMA长度寄存器,启动/停止控制位,根据这个来实现状态机控制对2端MEMORY的读写信号控制。
至于philips的head chunks,我想是针对BULK/ISO包如何识别是DMA传送包还是MCU/CPU读取该包的标志,有点类似Mass Storage Class的BulkOnly协议中的CBW/CSW包,这种机制是一种自定义的协议,看你怎么做了。

[建议]谁来设计usb控制器
2.0 速度高怕是不容易,我做的最高的也只有40M的逻辑分析仪
linqing171@163.com

[建议]谁来设计usb控制器
2.0除了PHY中的高速模拟PLL及Transceiver部分外,其数字模块的主时钟并不高,按8比特位宽也就60MHz而已,现在的FPGA足够胜任。

我师兄刚做过2.0,我还没做过

[建议]谁来设计usb控制器
I have the mpeg2 decode Ip but it needs pal/ntsc ip

[建议]谁来设计usb控制器
USB1.1参考IP(需要填表格)
http://www.opencores.org/projects/usb1_funct/

[建议]谁来设计usb控制器
我做了I2C一部分功能的。

[建议]谁来设计usb控制器
我以前做过usb hub的fpga,算我一个!

[建议]谁来设计usb控制器
我也正在作USB, 2.0 支持OTG,
觉得 USB 设计,在网上合作挺难的,
不过,还是有兴趣,希望对大家有帮助

[建议]谁来设计usb控制器
iso是什么方式?DMA不能算作USB的传输方式吧!

[建议]谁来设计usb控制器
iso是同步传输模式,usb协议中规定4种传输模式,ctrl控制传输,bulk批量传输,iso同步传输,int中断传输。

[建议]谁来设计usb控制器
感兴趣,不过网上合作,困难会很大

[建议]谁来设计usb控制器
iso 传输, 书上都翻译为同步传送, 按我的经验, 翻译为 等时传送 更为贴切些

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top