做FPGA上板测试时候很难定位问题，大家怎么解决的？

如果仿真做的不全，在FPGA上板测试的时候问题很难解决，大家是怎么做的呢?是不是先花很多时间搭建仿真环境，做足了仿真才上板测试，还是直接上板测试?一般开发一款FPGA需要几个人，一个人就可以了吗?

可以用signaltap抓一些关键波形看看，如果逻辑复杂，建议先做eda仿真，仿真后大部分可能是时序问题了，按照器件参数约束好的话，一般问题不大

一般复杂逻辑需要多少人开发呢?就刚毕业一两年的本科生

我觉得看逻辑的复杂程度吧 像我们这里用FPGA实现的逻辑不算复杂 2，3个人就可以了。

做一款FPGA得多长时间啊?要两个月吗?

我们这逻辑非常复杂，所以都是做eda的，而且很全面验证完才上板，一般2到3个人做3、4个月

ISE用chipscop
还要将关键信号从端口拉出送给示波器或逻辑分析仪

有钱就用硬逻分

最好先仿真完全了，再上板测试，不然要做重复的工作，很累的

signal tap II 怎么用呢?有相关中文文档吗?

用逻辑分析仪

楼上非常有钱啊！用逻分

大规模逻辑最好要先把仿真做足，要不然想通过上板时signalttap之类的看波形定位问题
就太恶心了
当然，可以充分的使用寄存器上报，通过查询寄存器的值定位逻辑的问题

eda上先测好了在上FPGA，FPGA综合调试都很慢