微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:抽取倍数

求助:抽取倍数

时间:10-02 整理:3721RD 点击:
在数字中频算法中,常用抽取来降低速率,如果比如说要抽取32倍,那么直接用一个fir实现32倍抽取和两个fir分别抽取8倍,4倍相比各有什么优缺点?

It's easy to design filter if you use 8 decimator and then 4

应该是用多个低倍数的FIR抽取级联起来要比单个FIR实现用的系数个数少些

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top