微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synopsys的elaborate命令怎么用?

synopsys的elaborate命令怎么用?

时间:10-02 整理:3721RD 点击:
Sold里面说得不明不白,尤其是他的-arch参数,做什么用的,怎么取值?

synopsys的elaborate命令怎么用?
现在基本上都不用这个语句了的说!较早的dc版本只支持dc_shell命令模式,读入设计可以使用analyze+elaborate的方式,但是现在的版本在dc_shell模式都支持read -f verilog ...这样的语句,特别是现在基本都不用shell的语法了,都用tcl脚本在dc_shell-t模式下读入设计用命令read_verilog就代替原来的analyze+elaborate的语句。

还不如直接,read +link

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top