新手問個笨問題, 由Verilog到die photo...
时间：10-02
整理：3721RD
点击：
請問諸位高手,
小弟是新手,
想請問我把Verilog code設計好後,
想要發表論文, 但要先得到die photo,
同時Verilog code中有用到 RAM,
我只有 Design Compiler軟體,
請問
1. RAM要用什麼軟體產生? 才能做到die photo
2. Design Compiler之後會產生 DRC, 之後呢? 要用什麼軟體才能做到die photo
謝謝高手
小弟是新手,
想請問我把Verilog code設計好後,
想要發表論文, 但要先得到die photo,
同時Verilog code中有用到 RAM,
我只有 Design Compiler軟體,
請問
1. RAM要用什麼軟體產生? 才能做到die photo
2. Design Compiler之後會產生 DRC, 之後呢? 要用什麼軟體才能做到die photo
謝謝高手
学习了 谢谢