请教Fpga和cpld在一个板子上的问题

时间：10-02 整理：3721RD 点击：

现在在画一个电路板，上面fpga和cpld是在一个板子上的，我想问下，配置的时候把这两个芯片应该是用JTAG链连一起下载数据吧。之后如果要分配管脚，就是某些管脚用fpga的，某些用cpld的，这个是怎么实现呢?还有时钟输入也需要分成2股分别连fpga和cpld实现同步吗?我下了一个ML401的开发板，上面有fpga和cpld的电路连接图，但是我不知道上面把fpga的管脚，如prog_b,init_b这些跟cpld的管脚也连在一起了，这是什么作用呢?请问有没相关方面的资料或者教程?谢谢了

上一篇：有人上过xilinx的培训课程吗？
下一篇：关于FPGA的时钟管理问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器