微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:门级网表不加SDF文件,进行门仿会怎样?

请教:门级网表不加SDF文件,进行门仿会怎样?

时间:10-02 整理:3721RD 点击:
如题,谢谢!

就是用器件库的的默认参数,没有线延时,
没什么特别的

应该仍然属于功能仿真,这里没有延时了

多谢支持啊!

SDC是标准延时文件,后仿没有这个的话就没有器件的延时和线延时

如果是在综合后pr前用VCS导入综合生成的网表进行仿真(我的目的主要是为了估计一下功耗),这个时候出现sdf warning:IOPATH  A  B not found    这样的警告,请问这种警告怎么解决呢?

可以check综合的正确性 <= 综合后pr前用VCS导入综合生成的网表进行功能仿真,
如果想比较准确地check功耗,可以考虑pr后仿真。

门级网表不加SDF其实看你的库了,一般的库还是有延迟的,主要是门延迟。没有线延迟

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top