关于Xilinx仿真问题

时间：10-02 整理：3721RD 点击：

有两个问题想大家求教
1.在对xilinx中的项目进行行为仿真时，无论是ISE自带的仿真工具还是Modelsim都会有两个选项：
Generate Expected Simulation Results和Simulate Behavioral Model，
请问这两个选择在仿真时的区别是什么?这个问题我在网络上搜索到一些答案。
对于Modelsim来说，前者是在ISE中显示结果，而后者在Modelsim中显示，并且在第一个仿真选项中程序员可以指定预期的程序输出结果，用来与实际的输出进行比较。可是在我的实际使用中发现这个预期的结果是仿真时自动生成的。
不知道我上面的描述是否正确?这两个选项的具体区别是什么?
2.在使用Generate Expected Simulation Results方式对电路进行行为仿真时，发现电路的输出结果在激励变化之前就已经变化了，比如实现一个与门，输出信号要比输入信号提早半个周期显示正确的结果，不知道这是什么原因?
描述的有点多，有点乱，期待您的解答。

没有人知道吗?

上一篇：贴片焊盘
下一篇：FPGA设计中的时钟问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类