关于FPGA的全区时钟问题

我刚开始学习，请各位高手指点一下，设计好一个时序电路模块后，想利用系统时钟（或分频、倍频时钟）信号为其提供时钟信号，应该如何在QUARTUS里设置，管脚如何设置?还有PLL怎么用?

在EP2C5的时钟控制块里，有 CLKSWITCH ，CLKSELECT[1..0]等控制信号，都是通过什么方法设置的?

谢谢各位！

着急啊，有么有人帮帮忙呀?

你这问题提的忒吓人，全局时钟?
pll的使用有ip，ip有说明文档的，你看了就会 了，基本上是有设置输入、输出频率的
其他几个问题没有看懂，要不你加我qq，452727408

看看有没有类似DCM的东西

不懂~不過還是推

好好看一下器件手册 这些都有的

clock的root一定要用Global Buffer.
clock切换，如果需要放置毛刺，用BUFGMUX.
在RTL的时候，记住要实例化这些Global Buffer,  最好不要依赖工具帮你自动插入Global Buffer.

bang ding z

很有用

獲益良多

xilinx的我会用IPQQ:289525317

布线时候时钟输入 放到固定的那几个全局时钟的脚上吧

学习中