微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教XILINX综合后仿真问题

请教XILINX综合后仿真问题

时间:10-02 整理:3721RD 点击:
在XILINX的ISE中,在Synthesize-XST下双击"Generate post-Synthesis Simulation Model"选项,会产生Netgen文件夹,里头有"topname_synthesis.v"文件,这是后综合仿真模型文件,可是这个文件怎样在仿真器(特别是ISE的仿真器)中跑起来呢?
我试过,没法在原来的激励文件中让仿真跑起来,要怎样才能跑这个后综合仿真模型文件?望哪位大虾帮忙解答,谢谢!

Reply
I faced similar situation several days ago.
One simple way to solve this problem(step by step) is as follows:
Step1:  Compile Xilinx Libraries,the lib source path is $ISE11.2/verilog/src/unisims/*.v($ISE11.2 is install path)
            
            After compiled by modelsim,lib folders will be generated.
            
           Typically,the lib names are $USER_PATH/unisims,where $USER_PATH stands for the target lib path
     you defined.If you are a modelsimSE60-GUI user,$USER_PATH may be C:\Modeltech_6.0\examples.
Step2:  Include compiled Xilinx Libs
            example commands:
                      vlog -L $USER_PATH/unisims/  ...
                      vsim -L $USER_PATH/unisims/ ...
                      run -all
Step3: You should debug your design if there exists variable errors or warnnings.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top