微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > max plus, 如何来编译和仿真,多个.v文件

max plus, 如何来编译和仿真,多个.v文件

时间:10-02 整理:3721RD 点击:
如何?

max plus, 如何来编译和仿真,多个.v文件
我不知道你说的是什么意思,是不是在一个项目里的

max plus, 如何来编译和仿真,多个.v文件
我的意思是,我用别的工具(ultraedit)编写了,verilog的程序(3个源程序,2个测试程序).我不知道如何在maxplus中,建立一个项目,然后把这些文件加入,一起编译和防真?  看了半天help 还是没有很清楚,请求帮忙!  

同问呐
我也弄不明白

看一看

直接编译最顶层

看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top