微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有人用過這 VPerl 嗎?

有人用過這 VPerl 嗎?

时间:10-02 整理:3721RD 点击:
是浙江大學的,不知道有沒有開放給大眾使用。
http://www.zju.edu.cn/jzus/2004/0409/040912.pdf

简单看了,就是用perl处理verilog template,似乎没什么。我们经常会这样写些RTL,这样RTL的reusablility会好些。最常见的就是register list 的编写。

啊 我怎么不知道啊

小编辛苦了,路过!
小编辛苦了,路过!





lytessCosmétotextilecosmetic textilecosmetictextilecosmetotextile

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top