微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VERILOG 如何读取文件

VERILOG 如何读取文件

时间:10-02 整理:3721RD 点击:
我在仿真中 需要初始化一个内部ROM的数据
就用readmemb命令读取一个数据文件A.TXT到寄存器中。以便用来初始化ROM数据
但是我想知道那个数据文件的格式如何书写了?

1 1 1 1 0 1 1 0
//f6
1 1 1 1 0 1 1 0
//f6
1 1 1 1 0 1 1 0
//f6
0 0 1 0 1 0 0 0
//28
0 0 1 0 1 0 0 0
//28
0 0 1 0 1 0 0 0
//28

可参考如上范例
可加批注

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top